引言：这几十年里，芯片的进步几乎只有一条路，把晶体管做得更小。可眼下这条路的收益，正在被另一件事吃掉：数据在芯片之间、封装之间传不动了。
加州大学圣巴巴拉分校（UCSB）的硅光子研究团队，长期致力于硅基光子集成电路（PIC）的全器件集成，让数据以光信号而非电信号传输。这条路线要成立，前提是解决一个基础难题：让激光器能够集成在硅晶圆上，并且长期稳定工作、可规模化制造。
2023年8月，该团队的研究成果发表于《自然》期刊。他们把光子集成回路的噪声降至原来的约百万分之一，并去掉了芯片上必不可少却难以集成的光隔离器，使集成激光器的实用化向前推进了一步。2026年8月，该团队联合创办的公司获得4000万美元A轮融资，其首款产品开始向客户送样，单颗激光器可输出八个波长。
这颗器件要解决的，正是AI算力眼下最紧的那一环。
图 | Quintessent开发的梳状激光器模块实物，封装在电路板上，右侧接出单模光纤。该模块用单一偏置控制同时输出八个DWDM波长，2026年8月起以评估套件形式向客户送样，型号QCOMB-1310-08-08-200-EVK © Quintessent
各位好啊，欢迎收看最新一期的威客日报。
【本频道把晦涩的学术论文掰开揉碎，用通俗的方式，分享当下新鲜的科学探索。】
觉得有意思，别忘了点赞收藏支持一下～
一、被缩小吃掉的摩尔定律
摩尔定律讲的是，集成电路上的晶体管数量大约每两年翻一倍。这个规律撑了半个多世纪，靠的是把晶体管不断做小。
芯片里不只有晶体管，还有连接晶体管的金属互连线。晶体管缩小之后，互连线也跟着变细，截面积变小，电阻随之上升。电阻一涨，同样的电流就需要更高的电压来驱动，发热和延迟都跟着增加。
图 | IEEE发布的《国际器件与系统路线图》2024年更新版More Moore分册封面。 © IEEE
国际器件与系统路线图（IRDS）由IEEE牵头编制，是全球半导体行业公认的技术路线文件。
它给互联问题开出的方案分成两步。短期是在局部金属层用钴、钌替代铜；长期是推行背面供电，把电源线从器件正面挪到晶圆背面去，好把正面的布线空间让给信号线。
这些方案都表明：单纯缩小线宽已经不够用了。换一种思路，就是让数据改用光来传输。
图 | 硅光子集成度代际演进图。横轴为年份（1985—2025），纵轴为单颗PIC上的元件数量（对数坐标，1到100万）；紫圆点为InP单片集成、绿三角为Si单片集成、橙菱形为InP/Si或GaAs/Si异质集成。右侧灰带自上而下标注VLSI、LSI、MSI、SSI四个集成度代际。异质集成路线自2007年前后起步，2020年后进入万级元件量级 © Shekhar, S., et al. (2024). Roadmapping the next generation of silicon photonics. Nature Communications, 15, 751.（论文Figure1）
二、硅片要有光
硅是芯片制造最成熟的材料，可它有个先天缺陷：
发光效率极低。硅是间接带隙半导体，电子和空穴复合时释放能量更倾向于变成热，而不是光。
行业里的做法是让硅和III-V族材料联姻。
III-V族材料如磷化铟、砷化镓属于直接带隙半导体，电能转光的效率高得多。问题是这两种材料的原子排列对不上，直接在硅上生长会生出大量缺陷，激光器根本工作不了。
鲍尔斯团队首创了III-V族材料与硅晶圆直接键合异质集成技术：
先在III-V族材料自己合适的衬底上把增益材料长好，再把它键合到硅晶圆上。晶圆是整片未切割的圆盘，切成小块就是芯片。
键合前给两个表面各做一次氧等离子体活化，让它们贴合后形成化学键。
这样做的逻辑是，只把最贵的III-V族材料放在真正需要发光的那一小块地方，其余波导、调制器、探测器全部交给便宜的硅。
是目前硅基激光器的主流技术路线，已由Intel实现商业化量产，应用于数据中心光模块。它把这项技术做成了量产工艺，累计出货超过800万颗光子集成回路、集成超过3200万个片上激光器。
图 | 三维集成光子芯片的分层结构示意。自上而下依次为III-V族增益层、硅光子集成回路层、氮化硅再分布层（SiN RDL）与超低损耗氮化硅层（SiN ULL）；右侧标注有源器件（Si相位调制器、Si分布反馈激光器、Si调制器、Si/Ge探测器）与无源波导的对应位置，并区分单片集成与异质集成的边界 © Xiang, C., et al. (2023). 3D integration enables ultralow-noise isolator-free lasers in silicon photonics. Nature, 620(7972).（论文Figure1a）
三、把噪声压到百万分之一
半导体激光器一直有两个短板：相位噪声偏高，以及必须依靠光隔离器才能稳定工作。
光隔离器的作用是挡住从下游反射回来的光。激光器对反射光很敏感，反射一强，输出频率就会漂移。
而传统隔离器要用磁性材料制作
磁性材料又会污染互补金属氧化物半导体（CMOS）产线的设备，所以只能单独做好再装上去，装配成本和封装体积都上去了。
2023年8月发表在《自然》上的这项工作，给出的解法是三维集成。
研究团队把磷化铟分布反馈激光器放在上层，把超低损耗氮化硅波导放在下层，中间隔着一层氮化硅再分布层来控制耦合，两层之间的垂直间距约4.8微米。
图 | 三维集成硅光子芯片的实物与结构。左上是III-V增益层、硅光子集成回路层、氮化硅再分布层、超低损耗氮化硅层的分层概念图；左下是芯片显微照片，可见分布反馈激光器、三维过渡结构与超高Q值谐振腔，标尺1毫米；下方为氮化硅波导损耗谱与InP/Si激光器光谱；右上是含InP/Si材料堆叠截面的整体架构 © Xiang, C., et al. (2023). 3D integration enables ultralow-noise isolator-free lasers in silicon photonics. Nature, 620(7972).（论文Figure1）
关键在于下方的氮化硅环形谐振腔，其品质因数达到5×10⁷。激光器通过自注入锁定与这个超高Q值腔体锁定后，即使遇到强反射也能维持稳定的输出频率，隔离器就不需要了。
图 | 同一芯片的高分辨率实物照片。图中可辨出三块功能区：左侧的分布反馈（DFB）激光器阵列、中部的三维过渡结构、右侧的环形超高Q值谐振腔。整枚芯片边长约1毫米，全部功能集成在同一片硅上 © Xiang, C., et al. (2023). 3D integration enables ultralow-noise isolator-free lasers in silicon photonics. Nature, 620(7972).（论文Figure1局部放大）
测得的结果是，10千赫兹偏频处为250赫兹平方每赫兹，白噪声段为2.3赫兹平方每赫兹。本征白噪声低至1.7赫兹平方每赫兹，基本线宽5赫兹。
注：频率噪声衡量的是激光频率抖动的强弱，数值越低越稳定。
官方说法是，这项技术把激光器和光子集成回路的噪声降低了，可达到百万倍的水平。
四、传统光模块的功耗劣势
数据中心里连接服务器的那一段，长期靠可插拔光模块完成电光转换。
它的做法是把电信号从芯片引出到封装外的模块上，再转成光信号发出去。
这段路走得越远，损耗就越大。
Intel在2024年光纤通信大会（OFC）上给出的对照数字是：可插拔光模块的功耗约为每比特15皮焦耳。
图 | Intel在2024年光纤通信大会（OFC）展台演示OCI芯粒的实时链路。画面中可见调试设备与眼图显示，芯粒与CPU共封装后跑通实时数据传输 © Intel Corporation
Intel的替代方案是共封装光学（CPO）
把光引擎直接搬到计算芯片旁边，与它封装在一起。这样电信号只需走很短的一段就能完成转换，2024年展示的OCI芯粒实测为每比特5皮焦耳。
图 | Intel光子计算互连（OCI）芯粒实物，左侧铅笔与橡皮用于尺寸参照。该芯粒把硅光子集成回路（含片上激光器与光放大器）与电学集成回路封装在一起，2024年在光纤通信大会（OFC）上首次演示与CPU共封装并跑通实时数据 © Intel Corporation
折算下来，功耗降到原来的约三分之一。
不过，这个数字有明确前提，即模块层面的能效对比，衡量对象是完成一次数据搬运所耗的能量。
那次演示的配置是64个通道、每通道32吉比特每秒，双向合计4太比特每秒，兼容PCIe Gen5。一根单模光纤上叠了8个波长、间隔200吉赫兹，信号最远可传100米。
五、一颗激光器发出八个波长
波分复用的原理是让多束不同波长的光在同一条光纤里并行传输，以此成倍提升带宽。
问题在于，传统做法是每个波长都需要配一颗激光器，各自独立调谐。波长数一多，激光器、控制电路和调谐器件就堆成一片。
Quintessent的方案是把八个波长从一颗激光器里同时发出来。
它的梳状激光器只用一路偏置控制，就能产生八个间隔精确的DWDM波长。不需要成排的独立调谐激光器，也不需要高功率泵浦激光器和复杂的波长控制电路。
这颗激光器的增益介质是砷化镓量子点，工作在O波段。
量子点激光器的结构是数以百亿计的纳米级颗粒，每颗直径约20纳米，彼此在电子学上互相隔离。
传统量子阱激光器则是一整片连续发光材料。
差别体现在容错上。
量子阱激光器里一旦出现缺陷，载流子会持续被缺陷吸走，随着时间累积，器件最终失效。量子点结构下，缺陷的损伤被限制在单个颗粒内，不会蔓延到整体。
材料选择还有供应链上的考虑。当前绝大多数光互连都依赖磷化铟激光器，而AI基础设施的大规模建设已经撞上磷化铟激光器的全球性短缺。
图 | 异质集成的量子点硅晶圆。砷化镓量子点增益材料被键合到标准硅光子晶圆上，可沿用晶圆级量产工艺。这种材料体系绕开了产能受限的磷化铟供应链 © Quintessent
Quintessent首席执行官艾伦·刘（Alan Liu）给出的缺口估计约为30%。砷化镓量子点的材料体系更成熟，产能也更充足。
按公司的说法，把多颗激光器并成一颗、再去掉配套器件，可将DWDM单波长的成本显著降低。相比用少数波长跑高速率的窄而快架构，数据搬运功耗最多降低40%。
这个40%是厂商口径，实际能耗还要看调制方式、收发器设计、传输距离和工作负载，各家系统不会完全一致。
六、总结一下
从16、14nm节点开始，集成电路就已进入“后摩尔时代”，单纯依靠晶体管尺寸缩小的性能提升、成本下降规律已无法持续，行业转向三维集成、异构集成、光电融合等系统级创新方向。光互联要解决的是数据传不动的问题，不是晶体管缩不下去的问题。它让越来越多的晶体管能够高效协同工作，从而让制程缩小带来的性能收益得以兑现。
它并没有改变晶体管的物理极限。量子隧穿、漏电、成本上涨这些底层约束依然存在。硅光子绕开的是互连这个短板，拓展了摩尔定律的边界，而不是推翻它。
目前，数据中心板级光互连和可插拔光模块已经大规模商用；共封装光学方案正在客户验证阶段；片上光互连仍处于实验室原型与早期工程化阶段。Quintessent这颗激光器目前刚进入送样，后面还要完成可靠性验证、资格认证与量产爬坡。
本期话题：CPO概念还能涨起来嘛？
查证资料、整理文稿花费不少时间，感谢大家的点赞、盒电和收藏。
关注威客日报，定期搜罗各大期刊新奇科研内容，一起积攒好玩又小众的科学见闻，咱们下期再会。
--------------------------------------------------------------------------
本期参考文献：
[1] Xiang C, Jin W, Terra O, et al. 3D integration enables ultralow-noise isolator-free lasers in silicon photonics. Nature, 2023, 620(7972). DOI: 10.1038/s41586-023-06251-w
[2] Shekhar S, Bogaerts W, Chrostowski L, Bowers J E, et al. Roadmapping the next generation of silicon photonics. Nature Communications, 2024, 15: 751. DOI: 10.1038/s41467-024-44750-0
[3] Quintessent. Quintessent Raises $40 Million Series A and Begins Sampling First Product for AI Optical Interconnects. Business Wire, 2026-08-24.
[4] Photonics.com. Quintessent Raises $40M, Begins Customer Sampling. 2026-08-24.
[5] Intel Corporation. Intel Demonstrates First Fully Integrated Optical I/O Chiplet.光纤通信大会（OFC 2024）发布.
[6] Optics & Photonics News (Optica). Intel Showcases Optical-Interconnect Chiplet. 2024-06.
[7] IEEE. International Roadmap for Devices and Systems (IRDS) 2024 Update: More Moore. 2024.
[8] UC Santa Barbara, College of Engineering. Bowers "Going Vertical to Advance PICs". 2023-08.
更多游戏资讯请关注：电玩帮游戏资讯专区
电玩帮图文攻略 www.vgover.com
