引言：這幾十年裏，芯片的進步幾乎只有一條路，把晶體管做得更小。可眼下這條路的收益，正在被另一件事喫掉：數據在芯片之間、封裝之間傳不動了。
加州大學聖巴巴拉分校（UCSB）的硅光子研究團隊，長期致力於硅基光子集成電路（PIC）的全器件集成，讓數據以光信號而非電信號傳輸。這條路線要成立，前提是解決一個基礎難題：讓激光器能夠集成在硅晶圓上，並且長期穩定工作、可規模化製造。
2023年8月，該團隊的研究成果發表於《自然》期刊。他們把光子集成迴路的噪聲降至原來的約百萬分之一，並去掉了芯片上必不可少卻難以集成的光隔離器，使集成激光器的實用化向前推進了一步。2026年8月，該團隊聯合創辦的公司獲得4000萬美元A輪融資，其首款產品開始向客戶送樣，單顆激光器可輸出八個波長。
這顆器件要解決的，正是AI算力眼下最緊的那一環。
圖 | Quintessent開發的梳狀激光器模塊實物，封裝在電路板上，右側接出單模光纖。該模塊用單一偏置控制同時輸出八個DWDM波長，2026年8月起以評估套件形式向客戶送樣，型號QCOMB-1310-08-08-200-EVK © Quintessent
各位好啊，歡迎收看最新一期的威客日報。
【本頻道把晦澀的學術論文掰開揉碎，用通俗的方式，分享當下新鮮的科學探索。】
覺得有意思，別忘了點贊收藏支持一下～
一、被縮小喫掉的摩爾定律
摩爾定律講的是，集成電路上的晶體管數量大約每兩年翻一倍。這個規律撐了半個多世紀，靠的是把晶體管不斷做小。
芯片裏不只有晶體管，還有連接晶體管的金屬互連線。晶體管縮小之後，互連線也跟着變細，截面積變小，電阻隨之上升。電阻一漲，同樣的電流就需要更高的電壓來驅動，發熱和延遲都跟着增加。
圖 | IEEE發佈的《國際器件與系統路線圖》2024年更新版More Moore分冊封面。 © IEEE
國際器件與系統路線圖（IRDS）由IEEE牽頭編制，是全球半導體行業公認的技術路線文件。
它給互聯問題開出的方案分成兩步。短期是在局部金屬層用鈷、釕替代銅；長期是推行背面供電，把電源線從器件正面挪到晶圓背面去，好把正面的佈線空間讓給信號線。
這些方案都表明：單純縮小線寬已經不夠用了。換一種思路，就是讓數據改用光來傳輸。
圖 | 硅光子集成度代際演進圖。橫軸爲年份（1985—2025），縱軸爲單顆PIC上的元件數量（對數座標，1到100萬）；紫圓點爲InP單片集成、綠三角爲Si單片集成、橙菱形爲InP/Si或GaAs/Si異質集成。右側灰帶自上而下標註VLSI、LSI、MSI、SSI四個集成度代際。異質集成路線自2007年前後起步，2020年後進入萬級元件量級 © Shekhar, S., et al. (2024). Roadmapping the next generation of silicon photonics. Nature Communications, 15, 751.（論文Figure1）
二、硅片要有光
硅是芯片製造最成熟的材料，可它有個先天缺陷：
發光效率極低。硅是間接帶隙半導體，電子和空穴複合時釋放能量更傾向於變成熱，而不是光。
行業裏的做法是讓硅和III-V族材料聯姻。
III-V族材料如磷化銦、砷化鎵屬於直接帶隙半導體，電能轉光的效率高得多。問題是這兩種材料的原子排列對不上，直接在硅上生長會生出大量缺陷，激光器根本工作不了。
鮑爾斯團隊首創了III-V族材料與硅晶圓直接鍵合異質集成技術：
先在III-V族材料自己合適的襯底上把增益材料長好，再把它鍵合到硅晶圓上。晶圓是整片未切割的圓盤，切成小塊就是芯片。
鍵合前給兩個表面各做一次氧等離子體活化，讓它們貼合後形成化學鍵。
這樣做的邏輯是，只把最貴的III-V族材料放在真正需要發光的那一小塊地方，其餘波導、調製器、探測器全部交給便宜的硅。
是目前硅基激光器的主流技術路線，已由Intel實現商業化量產，應用於數據中心光模塊。它把這項技術做成了量產工藝，累計出貨超過800萬顆光子集成迴路、集成超過3200萬個片上激光器。
圖 | 三維集成光子芯片的分層結構示意。自上而下依次爲III-V族增益層、硅光子集成迴路層、氮化硅再分佈層（SiN RDL）與超低損耗氮化硅層（SiN ULL）；右側標註有源器件（Si相位調製器、Si分佈反饋激光器、Si調製器、Si/Ge探測器）與無源波導的對應位置，並區分單片集成與異質集成的邊界 © Xiang, C., et al. (2023). 3D integration enables ultralow-noise isolator-free lasers in silicon photonics. Nature, 620(7972).（論文Figure1a）
三、把噪聲壓到百萬分之一
半導體激光器一直有兩個短板：相位噪聲偏高，以及必須依靠光隔離器才能穩定工作。
光隔離器的作用是擋住從下游反射回來的光。激光器對反射光很敏感，反射一強，輸出頻率就會漂移。
而傳統隔離器要用磁性材料製作
磁性材料又會污染互補金屬氧化物半導體（CMOS）產線的設備，所以只能單獨做好再裝上去，裝配成本和封裝體積都上去了。
2023年8月發表在《自然》上的這項工作，給出的解法是三維集成。
研究團隊把磷化銦分佈反饋激光器放在上層，把超低損耗氮化硅波導放在下層，中間隔着一層氮化硅再分佈層來控制耦合，兩層之間的垂直間距約4.8微米。
圖 | 三維集成硅光子芯片的實物與結構。左上是III-V增益層、硅光子集成迴路層、氮化硅再分佈層、超低損耗氮化硅層的分層概念圖；左下是芯片顯微照片，可見分佈反饋激光器、三維過渡結構與超高Q值諧振腔，標尺1毫米；下方爲氮化硅波導損耗譜與InP/Si激光器光譜；右上是含InP/Si材料堆疊截面的整體架構 © Xiang, C., et al. (2023). 3D integration enables ultralow-noise isolator-free lasers in silicon photonics. Nature, 620(7972).（論文Figure1）
關鍵在於下方的氮化硅環形諧振腔，其品質因數達到5×10⁷。激光器通過自注入鎖定與這個超高Q值腔體鎖定後，即使遇到強反射也能維持穩定的輸出頻率，隔離器就不需要了。
圖 | 同一芯片的高分辨率實物照片。圖中可辨出三塊功能區：左側的分佈反饋（DFB）激光器陣列、中部的三維過渡結構、右側的環形超高Q值諧振腔。整枚芯片邊長約1毫米，全部功能集成在同一片硅上 © Xiang, C., et al. (2023). 3D integration enables ultralow-noise isolator-free lasers in silicon photonics. Nature, 620(7972).（論文Figure1局部放大）
測得的結果是，10千赫茲偏頻處爲250赫茲平方每赫茲，白噪聲段爲2.3赫茲平方每赫茲。本徵白噪聲低至1.7赫茲平方每赫茲，基本線寬5赫茲。
注：頻率噪聲衡量的是激光頻率抖動的強弱，數值越低越穩定。
官方說法是，這項技術把激光器和光子集成迴路的噪聲降低了，可達到百萬倍的水平。
四、傳統光模塊的功耗劣勢
數據中心裏連接服務器的那一段，長期靠可插拔光模塊完成電光轉換。
它的做法是把電信號從芯片引出到封裝外的模塊上，再轉成光信號發出去。
這段路走得越遠，損耗就越大。
Intel在2024年光纖通信大會（OFC）上給出的對照數字是：可插拔光模塊的功耗約爲每比特15皮焦耳。
圖 | Intel在2024年光纖通信大會（OFC）展臺演示OCI芯粒的實時鏈路。畫面中可見調試設備與眼圖顯示，芯粒與CPU共封裝後跑通實時數據傳輸 © Intel Corporation
Intel的替代方案是共封裝光學（CPO）
把光引擎直接搬到計算芯片旁邊，與它封裝在一起。這樣電信號只需走很短的一段就能完成轉換，2024年展示的OCI芯粒實測爲每比特5皮焦耳。
圖 | Intel光子計算互連（OCI）芯粒實物，左側鉛筆與橡皮用於尺寸參照。該芯粒把硅光子集成迴路（含片上激光器與光放大器）與電學集成迴路封裝在一起，2024年在光纖通信大會（OFC）上首次演示與CPU共封裝並跑通實時數據 © Intel Corporation
折算下來，功耗降到原來的約三分之一。
不過，這個數字有明確前提，即模塊層面的能效對比，衡量對象是完成一次數據搬運所耗的能量。
那次演示的配置是64個通道、每通道32吉比特每秒，雙向合計4太比特每秒，兼容PCIe Gen5。一根單模光纖上疊了8個波長、間隔200吉赫茲，信號最遠可傳100米。
五、一顆激光器發出八個波長
波分複用的原理是讓多束不同波長的光在同一條光纖裏並行傳輸，以此成倍提升帶寬。
問題在於，傳統做法是每個波長都需要配一顆激光器，各自獨立調諧。波長數一多，激光器、控制電路和調諧器件就堆成一片。
Quintessent的方案是把八個波長從一顆激光器裏同時發出來。
它的梳狀激光器只用一路偏置控制，就能產生八個間隔精確的DWDM波長。不需要成排的獨立調諧激光器，也不需要高功率泵浦激光器和複雜的波長控制電路。
這顆激光器的增益介質是砷化鎵量子點，工作在O波段。
量子點激光器的結構是數以百億計的納米級顆粒，每顆直徑約20納米，彼此在電子學上互相隔離。
傳統量子阱激光器則是一整片連續發光材料。
差別體現在容錯上。
量子阱激光器裏一旦出現缺陷，載流子會持續被缺陷吸走，隨着時間累積，器件最終失效。量子點結構下，缺陷的損傷被限制在單個顆粒內，不會蔓延到整體。
材料選擇還有供應鏈上的考慮。當前絕大多數光互連都依賴磷化銦激光器，而AI基礎設施的大規模建設已經撞上磷化銦激光器的全球性短缺。
圖 | 異質集成的量子點硅晶圓。砷化鎵量子點增益材料被鍵合到標準硅光子晶圓上，可沿用晶圓級量產工藝。這種材料體系繞開了產能受限的磷化銦供應鏈 © Quintessent
Quintessent首席執行官艾倫·劉（Alan Liu）給出的缺口估計約爲30%。砷化鎵量子點的材料體系更成熟，產能也更充足。
按公司的說法，把多顆激光器併成一顆、再去掉配套器件，可將DWDM單波長的成本顯著降低。相比用少數波長跑高速率的窄而快架構，數據搬運功耗最多降低40%。
這個40%是廠商口徑，實際能耗還要看調製方式、收發器設計、傳輸距離和工作負載，各家系統不會完全一致。
六、總結一下
從16、14nm節點開始，集成電路就已進入“後摩爾時代”，單純依靠晶體管尺寸縮小的性能提升、成本下降規律已無法持續，行業轉向三維集成、異構集成、光電融合等系統級創新方向。光互聯要解決的是數據傳不動的問題，不是晶體管縮不下去的問題。它讓越來越多的晶體管能夠高效協同工作，從而讓製程縮小帶來的性能收益得以兌現。
它並沒有改變晶體管的物理極限。量子隧穿、漏電、成本上漲這些底層約束依然存在。硅光子繞開的是互連這個短板，拓展了摩爾定律的邊界，而不是推翻它。
目前，數據中心板級光互連和可插拔光模塊已經大規模商用；共封裝光學方案正在客戶驗證階段；片上光互連仍處於實驗室原型與早期工程化階段。Quintessent這顆激光器目前剛進入送樣，後面還要完成可靠性驗證、資格認證與量產爬坡。
本期話題：CPO概念還能漲起來嘛？
查證資料、整理文稿花費不少時間，感謝大家的點贊、盒電和收藏。
關注威客日報，定期蒐羅各大期刊新奇科研內容，一起積攢好玩又小衆的科學見聞，咱們下期再會。
--------------------------------------------------------------------------
本期參考文獻：
[1] Xiang C, Jin W, Terra O, et al. 3D integration enables ultralow-noise isolator-free lasers in silicon photonics. Nature, 2023, 620(7972). DOI: 10.1038/s41586-023-06251-w
[2] Shekhar S, Bogaerts W, Chrostowski L, Bowers J E, et al. Roadmapping the next generation of silicon photonics. Nature Communications, 2024, 15: 751. DOI: 10.1038/s41467-024-44750-0
[3] Quintessent. Quintessent Raises $40 Million Series A and Begins Sampling First Product for AI Optical Interconnects. Business Wire, 2026-08-24.
[4] Photonics.com. Quintessent Raises $40M, Begins Customer Sampling. 2026-08-24.
[5] Intel Corporation. Intel Demonstrates First Fully Integrated Optical I/O Chiplet.光纖通信大會（OFC 2024）發佈.
[6] Optics & Photonics News (Optica). Intel Showcases Optical-Interconnect Chiplet. 2024-06.
[7] IEEE. International Roadmap for Devices and Systems (IRDS) 2024 Update: More Moore. 2024.
[8] UC Santa Barbara, College of Engineering. Bowers "Going Vertical to Advance PICs". 2023-08.
更多遊戲資訊請關註：電玩幫遊戲資訊專區
電玩幫圖文攻略 www.vgover.com
