銳評2026年國產工藝麒麟預計密度達到臺積電3納米的89成了

如題

圖上白紙黑字的寫着由於■LogicFolding Design導致238 MTr/mm2，238 MTr/mm2這個密度是什麼水平？是臺積電N3 283MTr/mm2的8 9成了都

啊這，這個，這個華爲最新的這個叫啥啊，這個定律，最主要無非三個，Hybird Bonding的堆疊，Cell層面對gate的優化（不一定真的在實際有用），以及從SoC的fabric到服務器機架的互聯。

首先就是堆疊，啊，Hybird Bonding，參考TSMC SoIC-CoW和WoW（Chip on Wafer、Wafer on Wafer，WoW更好做一點，密度高一點，畢竟好做對準）這個M5高階呢就是SoIC-CoW。那麼還有一個，intel Foveros Direct 3D，intel Xeon Clearwater Forest用的，這個不稀奇，只不過國際上一般把這種高成本的技術用於HPC，畢竟太貴了，手機用不起。那麼代價是什麼？成本、積熱、良率、產能。堆疊的積熱老生常談，成本和產能與良率掛鉤，倆芯片疊上去產能砍一半，Hybird Bonding有自己的良率。

接下Cell層面的，這個啊不瞭解，實際實現不一定有堆疊扣出來的timing多，你想啊，假設SRAM放旁邊和放頂上，路徑短了，延遲低了，時序出來了，頻率上去了。

最後機架互聯這些，不懂啊，交給懂得吧

然後density這一塊，hhh，連P&R都不考慮的density沒一點參考性，直接就*75%，差不多就是測出來實際的density。然後往後是堆疊了，結果變成倆芯片疊一起算投影面積得密度，單片還是N+3的density，hhh