打破傳統設計！AMD L2 緩存 3D 堆疊專利落地，CPU性能再升級

在 CPU 緩存技術的賽道上，AMD的探索從未停止。2022 年 CES 大展上，AMD 推出搭載 3D 垂直緩存（3D V-Cache）技術的 Zen 3 架構 Ryzen 7 5800X3D 處理器，通過爲每個 CCD 增加 64MB 7nm SRAM 緩存，將處理器 L3 緩存容量從32MB提升至 96MB，大三緩帶來的性能一舉超過了英特爾，讓AMD的市場佔比連年攀升。如今，AMD 並未止步於 L3緩存的堆疊，也將目光投向了距離 CPU 核心更近、響應速度更快的 L2 緩存。

AMD 在《平衡延遲堆疊緩存（Balanced Latency Stacked Cache）》的研究論文中，詳細闡述了將 3D 堆疊技術延伸至 L2 緩存的創新構想，相關技術已在美國商標和專利局（USPTO）公示，專利號爲 US20260003794A1。意味着 AMD 的 3D 堆疊技術將實現從 L3 到 L2 的跨越，爲處理器性能帶來更多的探索。

回顧 AMD 3D V-Cache 技術的演進歷程，第一代產品採用了獨特的設計思路：將 CCX（核心複合體）翻轉方向，削去頂部 95% 的硅材料後，在上方安裝 3D 垂直緩存芯片；到了第二代 3D V-Cache 技術，AMD 對緩存芯片進行優化升級，同時互換了 CCX 與 3D 垂直緩存芯片的位置，持續打磨技術細節。這次L2 緩存堆疊方案，在繼承 3D V-Cache 核心原理的基礎上進一步創新。

新方案採用多層堆疊結構設計，基礎芯片負責連接計算模塊與緩存模塊，上方可根據需求疊加多層緩存。示例中表現出靈活的容量擴展方式：通過四組 512KB 區域的緩存模塊組成 2MB 的 L2 緩存，若有更高需求，還能擴展至 4MB。專利附圖中，這種堆疊結構呈現出多樣化的組合形式，既有 L2 Die 與 L3 Die 交替堆疊的配置，也有集中式的 L2、L3 緩存堆疊佈局，以基礎芯片爲底層支撐，構建高效的緩存體系。

這個方案沿用了硅通孔（TSV）技術，將 L2 與 L3 堆疊緩存連接至基礎芯片和計算複合體，且 TSV 配置在堆疊緩存系統的中心垂直方向，配合緩存控制電路（CCC）精準調控數據的輸入與輸出，既延續了 3D V-Cache 技術的成熟優勢，又針對 L2 緩存的特性進行了針對性優化，帶來性能能效雙提升。AMD 以平面 1MB 和 2MB L2 緩存配置作爲參照，數據顯示平面 1MB L2 緩存的典型延遲爲 14 個週期，而採用堆疊設計的 1MB L2 緩存延遲僅爲 12 個週期，堆疊 L2 緩存能實現容量的靈活擴展，也能達成優於傳統平面設計的週期延遲，讓數據從緩存返回的速度更快。更短的週期意味着更少的電力消耗，產生的熱量也能減少，在提升性能的同時實現了能效的優化，形成 “高性能、低功耗、低發熱” 的三重優勢。

作爲 CPU 架構中的關鍵組成部分，L2 緩存距離計算核心更近，其性能表現直接影響處理器的整體響應速度。AMD 將 3D 堆疊技術延伸至 L2 緩存，是對 CPU 緩存架構的一次重要革新，有望進一步拉近 AMD 在高端處理器市場的競爭力，爲遊戲玩家、專業創作者等用戶帶來更出色的使用體驗。

以上是本篇文章全部內容，如果有什麼缺失，歡迎評論區補充！