Zen 6 或將體現 AMD 的商業轉型

來源——頭髮實驗室

什麼是“膠水大法”

自從Zen架構誕生以來，AMD 都採用了相對比較廉價的“膠水大法”進行小芯片封裝。

具體來說，AMD 將芯片分割爲多個chiplets（小芯片或芯粒），並通過高密度互聯印刷電路板（HDI-PCB）組裝。這些小芯片之間通過PCB進行連接。與臺積電和英特爾的先進封裝技術相比，“膠水大法”無需在芯片之間插入硅中介層或高密度有機材料再分佈層。因此，“膠水大法”成本低廉、良率較高且芯片佈局更加靈活，常被網友戲稱爲“膠水大法”。

這種方式還能夠突破單個光罩的面積限制，極大地增強了芯片的靈活性。

基於硅中介層的先進封裝侷限性

基於硅中介層的先進封裝技術（如臺積電的CoWoS-S和英特爾的FoverOS-S），雖然能在小芯片之間提供更好的互聯，但同時也會帶來一些限制。

這些技術需要在小芯片之下加入一層用於互聯和再分佈的襯底芯片，且該襯底芯片的面積通常遠大於小芯片的總面積，這就限制了chiplets的規模。

雖然業界對此有一些解決方案，例如AMD基於CDNA3的Instinct MI 300採用了多個襯底平鋪來平衡面積與成本。然而，這一方法未能完全解決小芯片靈活排布的問題。

例如，在Zen到Zen5的服務器產品中，小芯片的排布方式是靈活的，有時一個小芯片會與其他16個小芯片組成一個集羣，再通過HDI-PCB進行互連。然而硅中介層限制了這種高度靈活的排布方式。

而硅中介層儘管能使chiplets可以更緊密地貼在一起，卻不能如此靈活地進行佈線。

從“膠水大法”到先進封裝：商業邏輯轉變

“膠水大法”背後的商業邏輯在於：控制高成本、突破面積限制、精確控制成本並展開“核”戰。

採用先進封裝技術後，AMD面臨着技術和成本的雙重挑戰。有傳言稱，Zen 6 Classic 將退回到96核，而不是當前的128核，而單個小芯片的面積將從8核增加到12核。

這意味着，原本可以容納1+16個小芯片的膠水封裝，現在只能容納2+8個小芯片。其中還包括1-2個用於再分佈的襯底芯片，這將顯著增加成本。儘管這些襯底芯片可能採用較老的工藝製造（如22nm或更高級別），但一次單獨的流片和光刻過程仍會增加成本。

因此，使用先進封裝技術意味着AMD將無法延續之前的“核”戰策略，而必須在其他方面發掘芯片的價值點。

後記

本文不是要批判先進封裝。相反，先進封裝相比“膠水大法”，有功耗低、集成度高、IO密度更高等諸多優點，只是這不是本文強調的重點而已。

有文章曾指出，128核的膠水芯片，TDP500W中，大概有200W被消耗在了IO傳輸中，這實在是非常大的損耗。而採用2.5D先進封裝，其功耗可能下降高達10倍。