餘承東：極紫外光刻設備是製造先進芯片的關鍵，國內目前正在研發

10 月 7 日消息，華爲海外 X 賬號昨日發佈了 9 月 29 日的國際媒體圓桌會議摘要。華爲常務董事、產品投資評審委員會主任、終端 BG 董事長餘承東與多家國際媒體的記者就華爲消費者業務及 HarmonyOS 生態系統進行了交流。

在被問及關於 AI、硬件與 EUV 的問題時，餘承東表示，極紫外光刻（EUV）設備當然是製造先進芯片的關鍵。中國目前正在研發這些設備，但現階段國內仍然依靠深紫外光刻（DUV）。邏輯摺疊（LogicFolding）技術，是在獲取某些技術受到限制的情況下，用來提升能力的一種方法。

另外，手機的主處理器需要先進製程，但手機中的許多其他部件並沒有那麼高的製程要求。因此，華爲採用系統工程的方法，持續優化整體性能，彌補無法獲得更先進製程的不足。

在 10 月 1 日的華爲 Mate 90 系列及全場景新品發佈會上，華爲年度旗艦 ——Mate 90 系列手機正式發佈，全系搭載了韜定律芯片。

旗艦 τ 芯片：麒麟 9030（Mate 90）、麒麟 9035（Mate 90 Pro）；

邏輯摺疊 τ 芯片：麒麟 9050（Mate 90 Pro Max）、麒麟 9050 Pro（Mate 90 Pro Max / RS 非凡大師）。

根據華爲官方介紹，韜定律提出了以“時間 (τ) 縮微”替代“幾何縮微”作爲半導體與電子系統演進的新指導原則 —— 通過邏輯摺疊等創新技術，持續壓縮信號傳播時延，不斷提升晶體管密度，從而實現半導體與電子系統的持續演進。

“邏輯摺疊 (LogicFolding)”等核心技術構建了貫穿器件、電路、芯片到系統層面的多層級協同優化體系。該體系以系統性降低時間常數 τ 爲目標，旨在驅動各層級性能、能效、晶體管密度的持續提升：

器件層面：通過優化晶體管和互連電阻及寄生電容，從物理底層最大限度縮微器件級時間常數 τ；

電路層面：通過邏輯摺疊技術突破傳統平面佈局的物理邊界，顯著縮短關鍵路徑的走線長度並有效降低信號傳播的電阻和電容負載，實現晶體管密度和電路性能大幅提升；

芯片層面：通過“軟件、架構、芯片”的全棧軟硬芯協同設計，基於實際工作負載實現指令流和數據流的細粒度控制，提高系統級並行度和效率，大幅降低端到端執行時間；

系統層面：定義靈衢總線，重構計算系統互聯協議，實現超節點的統一內存編址和原生內存語義，大幅降低系統通信時延。

值得一提的是，預計到 2031 年，基於韜 (τ) 定律的高端芯片晶體管密度將達到 1.4 納米制程的同等水平。