华为新麒麟9050芯片釆用折叠设计,密度+53%,可接近台积电N3E水平

今天2026国际电路与系统研讨会在上海举行，会上华为公司董事、半导体业务部总裁何庭波在题为《半导体新路径探索与实践》的主旨演讲中，正式发表“韬（τ）定律”。

“韬定律”提出以“时间缩微”替代“几何缩微”，以系统性降低时间常数（韬τ）为目标，通过逻辑折叠等创新技术，持续压缩信号传播时延，不断提升晶体管密度，实现半导体与电子系统的持续演进。“韬定律”构建了贯穿器件、电路、芯片到系统层面的多层级协同优化体系。预计到2031年，基于该定律的高端芯片晶体管密度将达到1.4纳米制程的同等水平。

根据描述感觉类似于ADM X3D的技术，当然这些抽象概念大部分人看不懂，后续的PPT详细描述了芯片密度的提升，26年也就是今年mate90的新芯片可以达到238MTr/mm² 的密度，按照台积电的制程来算就是在N3E与N4之间，并且远超N4的密度。

这个密度水平性能超越高通前几年的8G3还是很有希望的，但是8E提升太大估计还是比不过的。

1. N3B（3nm FinFET，首批）：~283–294 MTr/mm²

2. N3E（3nm 性能/能效平衡版）：~273–276 MTr/mm²

3. N3P/N3X（3nm 强化版/极致性能）：~284–290+ MTr/mm²（估算，未官方完整披露）

4. N4/N4P（4nm，N5 小收缩）：~178–181 MTr/mm²（与 N5 相近，光学缩小）

5. N5/N5P（5nm，首代 EUV）：~171–173 MTr/mm²