ZEN6芯片超進化，常規12核高密32核，無需X3D即達GB級緩存

來源——AMP實驗室

藍色方還有活路嗎？

不久之前，AMD發表新的突破性聲明，宣佈與臺積電建立長期合作關係，並且確認採用最新的製造技術和工藝節點生產其下一代霄龍CPU：

第六代霄龍EPYC代號“Venice”，也就是水城威尼斯，這將成爲業界首款採用臺積電N2工藝進行流片和升級的HPC（超級計算機）產品。臺積電將在其N2製程上採用NanoSheet技術，爲ZEN6和ZEN6C等新設計架構進行協同優化，計劃於明年推出。

最新爆料來自twi@9550pro 和twi@squashbionic，這次消息這證實Venice將採用最多8個CCD的配置方式，而CCD芯片分爲了ZEN6和ZEN6C兩種核心設計。

重要的是，第一種常規CCD，也就是會通用在正統消費級銳龍和數據中心霄龍上的CCD，將升級到單個芯片內12核心；第二種高密度CCD，也就是ZEN6C，用於數據中心高密度計算和某些銳龍APU上的芯片，將提升至單顆集成32核心——這意味着在新EPYC霄龍“Venice”上，配置將擁有兩種超級旗艦，包含96個ZEN6核心和256個ZEN6C核心，提供192線程和512線程。

此外，消息還證實，ZEN6 CCD因爲規模提升，L3緩存從原本的32MB提升至48MB，而ZEN6C CCD則大增L3緩存到128MB，也就是說，高密度ZEN6C霄龍旗艦將實現無X3D技術加成下的1GB L3緩存！

不過比較遺憾的是，新ZEN6霄龍並不能無縫過渡，而是需要新的SP7和SP8平臺，這一消息在2023年便有所流傳。其中SP7平臺支持最多16通道內存，可支持ZEN6的96核心霄龍旗艦或ZEN6C的256核心高密度霄龍旗艦，其TDP設計提升到600W；SP8平臺則限制爲了ZEN6的96核心霄龍旗艦或ZEN6C的128核心高密度霄龍，支持8通道內存，定位於入門級服務器解決方案。

衆所周知，消費級銳龍處理器本質也是來自霄龍的邊角料，它們共用同一套CCD芯片。所以新消息對消費級的意義在於，在下一代ZEN6架構正統續作銳龍上，可以看到消費級R5的8核16線程、R7的12核心24線程以及旗艦的24核心48線程，或許還能等來R3銳龍迴歸，提升成爲6核12線程。

除了核心提升，還有一點就是L3緩存的擴充，新增加的緩存容量，讓玩家們即使不購買X3D處理器，也能擁有可觀的高速緩存，這可以讓新消費級普通銳龍更加貼近X3D銳龍的幀數表現。

而接下來AMD的Event，除了在本月20日~23日臺北舉辦的Computex2025上發表主題演講 ，還有即將在6月12日的Advancing AI大會，屆時可以看到AMD對下一代架構的討論以及最新霄龍EPYC“Venice”的預告。